Monolithic单个大芯片面积大良率低 vs 拆分过多小芯粒互联代价高
Communication-Aware芯粒划分方法学，降低跨芯粒数据通信负担
低“芯粒税”的架构定义，降低芯粒化带来的面积负担
内部Chiplet-Actuary成本模型，平衡工艺 – 面积 – 规格选择，实现高性价比复用
不同场景的数据流及传输特点不同，对延迟、功耗的取舍不同
自主研发的PBLink D2D互连接口，实现高速高带宽与低延时的芯粒通信
符合国内《芯粒互联接口标准》及车规级D2D接口标准
低延时的NoP互连网络，实现多颗芯粒高效通信，助力算力与功能的扩展
自研芯粒互联接口方案，与基板损耗联合优化，可有效支持国产材料供应链，进一步降低封装成本
成本平衡点：单芯片传统封装 vs 多芯粒先进封装
低线数的PBLink D2D接口满足国内基板的层数要求（≤10层），促进供应链国产化
多芯粒与封装协同布局设计方法学助力封装利用率优化
多芯粒Sign-off流程确保电源可靠性、功耗可靠性与信号完整性
