面向国产封装供应链优化的《芯粒互联接口规范》团标过审
近日，中国通信学会批准7项团体标准发布，由交叉信息核心技术研究院牵头，中国Chiplet产业联盟发布，北极雄芯牵头起草的《芯粒互联接口规范》——Advanced Cost-driven Chiplet Interface(ACC)（T/ZGTXXH096-2024）通过审核。
标准发布背景
随着摩尔定律逐渐逼近物理及商业极限，基于Chiplet的芯片设计理念逐渐成为后摩尔时代行业发展趋势。早在2020年，图灵奖得主， 中科院院士，清华大学交叉信息研究院院长，交叉信息核心院院长姚期智院士与国内上下游企业负责人在西安共同启动建立了中国Chiplet产业联盟（CCLL），专注于Chiplet架构在各领域应用的前沿探索。2023年2月，交叉信息核心院联合国内领先的IP提供商、封装测试服务商、系统集成商等机构共同发布了基于国产封装供应链的《芯粒互联接口标准》，该标准为高速差分标准，着重基于国内封装及基板供应链进行优化，以成本可控及商业合理性为核心导向。
目前，美国全面升级对华半导体出口管制范围，国内Chiplet产业化更加迫在眉睫。同时，国内的半导体产业尚处于发展期，尤其在当今国际形势下亦将长期处于追赶阶段，产业链各环节上与国际领先技术水平相比仍有一定差距。在上述产业背景下，国内Chiplet产业化面临诸多落地困难。我们认为，当前形势及环境下，国内半导体产业在Chiplet上要有所突破，所面临的挑战和机遇在于：如何在现有相对落后的制造工艺、尚在发展中的先进封装技术以及相关核心材料供应链的基础上，做出满足性能预期且成本可控的产品，使得Chiplet真正具有商业可行性。而在此背景下，中国Chiplet产业的发展需要上下游共同建立产业生态，以下游需求带动上游资源投入，以量产的规模经济换取成本优势，最终形成良性发展循环。
标准主要技术内容
本标准深入调研和广泛征求国内芯片设计厂商、封装厂商、知识产权(IP)供应商以及不同技术应用企业的专业需求与建议，制定了适用于多芯粒（Chiplet）在32Gbps及以上的高速率下的互联接口标准，定义了：
01 基于高速差分信号的互联方案，提高信号传输的稳定性和可靠性；
02 结合国产化封装工艺，优化了封装友好性，大大降低封装成本；
03 提出通道交叉和极性翻转特性，使封装更加灵活；
04 简化建链和初始化流程，降低应用门槛和软件代价；
05 定义丰富的可测性设计和出错重传机制，提国产化高封装良率和传输可靠性；
06 提出基于重传的反压机制，提高整体系统的鲁棒性。
与国际相关标准的差异
有别于UCle基于全球供应链及先进封装，ACC标准基于国产基板及封装能力在接口层面进行优化，并且以成本可控作为主要切入点。ACC标准在联盟内部已经推动了相关企业进行研发，相关企业近期将陆续推出基于ACC标准的相应接口产品，重点基于12nm、28nm等国内可控工艺进行开发，并以此推动基于Chiplet的异构集成相关方案，以解决国内大算力需求SoC市场普遍存在的开发周期长、风险大、迭代慢、投入大等痛点。
标准适用场景
从技术层面，ACC标准作为高速串口标准，适用于固定的、可提前预知的数据流结构多Die封装。若可提前预知数据流结构，便可以提前进行数据搬运。数据对带宽敏感，对延迟敏感的要求，可通过数据预读取、编译进行优化。从应用领域来看，ACC标准更加适用于各类异构计算场景，如各类AI加速产品、GPU、FPGA、多核CPU Die内已经互联后与其他异构模块交互等。
产业生态构建及商业化路径
当前国内外主流半导体巨头大多根据自身产品需求所采用的内部互联标准（如NVIDIA的NV-HBI，AMD的Inifity Fabric，寒武纪的MLU-Link等），但均未对外授权开放使用，中国Chiplet产业联盟发布的ACC标准顺应行业发展潮流，以商业落地为主要目标，通过差异化的技术优势以及极具吸引力的授权价格，最终取得市场广泛使用及推广。
有别于UCIe基于全球供应链及先进封装，ACC标准基于国产基板及封装能力在接口层面进行优化，并且以成本可控作为主要切入点。ACC标准在联盟内部已经推动了相关企业进行研发，相关企业近期将陆续推出基于ACC标准的相应接口产品，重点基于12nm、28nm等国内可控工艺进行开发，并以此推动基于Chiplet的异构集成相关方案，以解决国内大算力需求SoC市场普遍存在的开发周期长、风险大、迭代慢、投入大等痛点。
在此共建标准的基础上，行业内各半导体设计公司可联合行业头部客户群，以项目为抓手，进一步共建项目以丰富芯粒库，推动Chiplet方案在各商业场景应用，从而真正实现国产Chiplet方案的加速落地。
ACC标准草案正文可通过进入中国Chiplet产业联盟CCLL主站http://accchiplet.iiisct.com/进行下载。