同台切磋 | 创始人马恺声教授应邀参加ISCA-HiPChips研讨会 向国际同行介绍ACC标准_复制
近日，第三届“高性能芯粒和互连架构国际研讨会HiPChips”在第50届计算机架构顶级会议ISCA 2023上顺利召开。
在主题分享开始，马恺声教授抛出了两个关键问题：Chiplet技术真的需要一个互连标准吗，D2D标准最终能够统一吗？围绕这两个问题，马恺声教授首先引出Chiplet的技术背景和范式，然后深入解析了基于Chiplet技术进行芯片设计的挑战和目标，最后从多维度全面介绍了ACC标准。
ACC标准总览：
封装友好型接口
低成本：管脚数目<50；支持多种工艺；支持2D/2.5D封装；
小芯片：在2D封装下也能保持高密度，优于并行接口。
协议层
可拓展性：基于需求导向广泛支持各类应用场景：支持AMBA AXI4.0协议、CXL3.0协议定义的Standard 256B Flit模式和原生模式。
灵活性：灵活高效的组包机制，确保硬件编码易于实现；WR通道支持数据压缩。
兼容性：易于各厂商开发有各自特点的协议层实现，易于适用不同的实现方案。
链路层
可靠性： 采用CRC校验和ACK/NAK机制。
易于扩展更多的信息类型：使用控制字符/数据字符编码标记数据流类型。
多数据率：多通道分发/合并机制；支持1/2/4/8通道模式。
数字物理层
支持x1/2/4/8条通道工作模式；
链路全交叉；
通道的极性反转；
链路的加解扰和编解码；
PRBS/FIX的生成和检测。
电气物理层
内含8对发射端和接收端的通道；
支持单通道128/64/32GT/s的数据率；
差分数据传输；
直流或者交流耦合的Die-to-Die互联；
数据中内嵌时钟(CDR),不需要单独的通道传送时钟信号。
边带传输
边带信号用于近端对远端进行寄存器读写配置。
2个引脚：1根串行数据线，1根串行时钟线，时钟速度为100MHz，接收端根据时钟上升沿采样，先传输最高位。
传输包格式：2种包类型，写寄存器包长64bit，读寄存器包长72bit。
功能安全
存储保护：对memory进行ECC保护，实现1bit纠错，2bit 以上检错。
端到端保护：通过CRC对ACC接口传输的内容进行端到端保护。
冗余信道设计：电气物理层实现冗余信道设计，提高可靠性。
BIST：上下电的Logic BIST/MBIST/Loopback Test，（其中包括对安全机制设计的BIST）。
此外，马恺声教授从多个技术维度出发，将ACC标准与其他国际主流芯粒接口标准如UCIe、AIB、BoW、OpenHBI等进行了对比。
接下来，马恺声教授对前文的两个关键问题分享了自己的观点和思考，并邀请与会专家共同探讨。
最后，他总结了ACC标准的优劣势和现状：ACC标准有利于大数据流传输：如NPU、GPU、等各种加速器。但是对于CPU互连不够友好：因其随机的、不可预测的数据模式，对延迟性能敏感。目前，ACC标准白皮书与接口IP（含PHY和控制器）都已就绪，封装成本较低。
ISCA，全称International Symposium on Computer Architecture，是体系结构领域的顶级会议，由ACM SIGARCH（计算机系统结构特殊兴趣组）和IEEE TCCA（计算机架构技术委员会）联合举办。ISCA创办于1973 年，系历史悠久的老牌体系结构顶会，在计算机领域的各种应用和人才遍地开花、大数据与深度学习引发新的发展浪潮的当代，其规模也有所扩大 。
ISCA是CCF 推荐A类会议，Core Conference Ranking推荐A类会议，是计算机系统结构领域最顶级的会议之一，每年业界和学术界的最新研究成果都将在会议上进行报告。